Tape-out: Erstes RISC-V-SoC mit 5-nm-Technik ist fertig

Der Testchip von SiFive für TSMCs N5-Verfahren enthält einen kleinen RISC-V-Kern und ein Interface für sehr schnellen HBM3-Stapelspeicher.

Quelle: Feed/Golem.de [ mehr ]