Epyc-Prozessoren: AMD schließt Tape-out von Venice in TSMC N2 erfolgreich ab

AMD hat erfolgreich den Tape-out der nächsten Generation von Epyc-Prozessoren für das HPC-Segment, die unter dem Codenamen Venice laufen, im neuen TSMC-Fertigungs­verfahren N2 mit Nanosheets abgeschlossen. Darüber hinaus war AMD erfolgreich bei ersten Tests und Validierungen der 5. Generation Epyc in der TSMC Arizona Fab 21.

Quelle: Feed/Computerbase.de [ mehr ]